Part Number Search

FAQ Category 

常見問題
Show All Answers
Hide All Answers
showing 1 to 10 of 38
  • 關於重置IC,
    在電源電壓VDD低於工作極限電壓(VOPL)時,輸出能否維持“L”?
    • 進行汲極開路輸出時,VDD如果從低於檢測電壓,重置IC輸出為“L”的狀態,降至低於工作極限電壓(VOPL),輸出NMOS電晶體將會OFF,輸出的是輸出電阻的上拉目標電壓。進行CMOS輸出時也是如此,VDD如果從輸出“L”的狀態降至低於VOPL,NMOS電晶體將會OFF,輸出的是VDD附近的電壓。如果VDD繼續降至低於PMOS電晶體的閾值,輸出將會變為高阻抗,且變得不穩定。無論是汲極開路輸出,還是CMOS輸出,VDD在0V~VOPL附近時,輸出會在VDD的拉動下上浮,如果稍許的上浮也會給系統造成問題,建議為輸出連接電容器。上述情況會隨應用發生變化,使用前請充分確認實際動作。
    • Products: Voltage Detector with Fixed Delay Time
showing 1 to 10 of 38
of 4